境界スキャンとは何ですか？

bound境界スキャンは、物理プローブの代わりに境界スキャンセルを使用して、印刷回路基板（PCB）のすべての相互接続をテストする方法です。これは、電子企業が広く採用している標準です。プロトタイプのデバッグと製品設計も境界スキャンの恩恵を受けることができます。ますます小型化されたコンポーネントの出現、デバイスの密度、多層ボード、および表面に取り付けられたパッケージの出現により、PCB上のすべての相互接続に物理的にアクセスすることがますます困難になりました。回路内テストは、オープンサーキットやショートサーキットや破損または欠落したコンポーネントなどの製造上の欠陥を調べるために不可欠です。ボード上のすべてのコンポーネントへの物理的アクセスを必要とせずにPCBをテストするための別の方法論を開発することが必要になりました。デバイス自体。このエンジニアグループは、1980年代に境界スキャンテストのプロセスを作成しました。1990年には、IEEE STDとして標準化されました。1149.1-1990。jtagはコンセプト自体を発明しませんでしたが、基本的なアイデアを国際標準に変換するのに役立ちました。現在、境界スキャンはJTAGとしても知られています。IEEE STDの改訂。1149.1は1993年に導入され、これは1149.1aと呼ばれました。この特定の改訂は、特定の強化と説明で構成されていました。その後、1994年に境界スキャン説明言語（BSDL）を記述するサプリメントが追加されました。これらのレジスタは境界スキャンレジスタと呼ばれ、仮想爪と考えることができます。それらを使用して、PCB上のすべての相互接続をテストできます。境界スキャンレジスタは、ボードアセンブリ中に損傷する可能性が最も高いエリアの開始時と終了時に見つかります。これは相互接続領域とも呼ばれます。この方法で得られたデータは、予想される結果と比較され、ボードに障害をテストします。これは、適切な結合、機能性、およびアライメントについてコンポーネントをテストするためのはるかに簡単な方法です。境界スキャンは当初、製品ライフサイクルの生産段階で利用されていましたが、IEEE-1149.1標準の確立により、現在、製品のライフサイクル全体で使用されています。bound境界スキャンを使用してPCBをテストするという利点は、開発コストが低いため、開発がスピードアップされます。短いテスト時間;より良いテストカバレッジ。製品の品質が高くなります。世界中のエレクトロニクスメーカーは、PCBを効果的かつ安価にテストするために境界スキャンに依存しています。