แคชระดับ 2 หรือ L2 เป็นส่วนหนึ่งของกลยุทธ์การจัดเก็บข้อมูลหลายระดับเพื่อปรับปรุงประสิทธิภาพของคอมพิวเตอร์ รุ่นปัจจุบันใช้แคชได้สูงสุดสามระดับเรียกว่า L1, L2 และ L3 ซึ่งเชื่อมโยงช่องว่างระหว่างหน่วยประมวลผลคอมพิวเตอร์ (CPU) ที่เร็วมากและหน่วยความจำเข้าถึงโดยสุ่ม (RAM) ที่ช้ากว่ามาก ในขณะที่การออกแบบกำลังพัฒนาแคช L1 ส่วนใหญ่มักจะสร้างขึ้นใน CPU ในขณะที่แคช L2 มักจะถูกสร้างขึ้นในเมนบอร์ด (พร้อมกับแคช L3 เมื่อมีอยู่) อย่างไรก็ตามตอนนี้ซีพียูบางตัวรวมแคช L2 และแคช L1 และบางตัวรวมแคช L3 ด้วย
งานของแคช CPU คือการคาดการณ์การร้องขอข้อมูลดังนั้นเมื่อผู้ใช้คลิกที่โปรแกรมที่ใช้บ่อยเช่นคำแนะนำในการเรียกใช้โปรแกรมนั้นอยู่ในสภาพพร้อมใช้และเก็บไว้ในแคช เมื่อสิ่งนี้เกิดขึ้น CPU สามารถประมวลผลการร้องขอโดยไม่ชักช้าซึ่งเป็นการเพิ่มประสิทธิภาพของคอมพิวเตอร์อย่างมาก CPU จะตรวจสอบแคช L1 ก่อนตามด้วยแคช L2 และ L3 หากพบบิตของข้อมูลที่ต้องการนี่คือการ เข้าชมแคช แต่หากแคชไม่คาดหวังคำขอ CPU จะได้รับ แคช และข้อมูลจะต้องถูกดึงจาก RAM ที่ช้ากว่าหรือฮาร์ดไดรฟ์ที่ช้าลง .
เนื่องจากเป็นงานของแคช CPU เพื่อเก็บบิตข้อมูลคุณอาจสงสัยว่าทำไมมีแคชมากกว่าหนึ่งระดับ เหตุใดจึงมีแคช L2 น้อยกว่า L3 มากเมื่อคุณสามารถทำให้แคช L1 ใหญ่ขึ้น
คำตอบคือยิ่งแคชยิ่งมีเวลาแฝงนานเท่าใด แคชขนาดเล็กนั้นเร็วกว่าแคชขนาดใหญ่ เพื่อให้ได้ประสิทธิภาพสูงสุดโดยรวมผลลัพธ์ที่ดีที่สุดคือการมีแคชที่เล็กที่สุดและเร็วที่สุดซึ่งอยู่ใกล้กับ CPU มากที่สุดตามด้วยพูล L2 แคชขนาดใหญ่กว่าเล็กน้อยและพูล L3 แคชที่ใหญ่กว่า แนวคิดคือการเก็บคำแนะนำที่ใช้บ่อยที่สุดใน L1 โดยที่แคช L2 ถือบิตข้อมูลที่จำเป็นต่อไปส่วนใหญ่และ L3 ตามหลังชุดสูท หาก CPU ต้องการประมวลผลคำขอที่ไม่มีอยู่ในแคช L1 ก็สามารถตรวจสอบแคช L2 ได้อย่างรวดเร็วจากนั้น L3
การออกแบบแคชเป็นกลยุทธ์สำคัญในตลาดไมโครโปรเซสเซอร์ที่มีการแข่งขันสูงเนื่องจากรับผิดชอบโดยตรงสำหรับการปรับปรุงประสิทธิภาพของ CPU และระบบ แคชหลายระดับทำจากชิป RAM แบบคงที่ (SRAM) แพงกว่าเมื่อเทียบกับชิป RAM แบบไดนามิก (DRAM) ราคาถูกกว่า ชิป DRAM และซิงโครนัส DRAM (SDRAM) เป็นสิ่งที่เราอ้างถึงโดยทั่วไปว่าเป็น แรม ชิป SRAM และ SDRAM ไม่ควรสับสน
เมื่อดูที่คอมพิวเตอร์ใหม่ลองดูจำนวน L1, L2 และ L3 cache ทุกอย่างเท่าเทียมกันระบบที่มี CPU แคชมากกว่าจะทำงานได้ดีกว่าและแคชแบบซิงโครนัสจะเร็วกว่าแบบอะซิงโครนัส
