ตรรกะลำดับคืออะไร?

Sequential Logic (SL) ในทฤษฎีวงจรดิจิตอลคือชุดของกฎและการใช้งานของวงจรที่ขึ้นอยู่กับเหตุการณ์ปัจจุบันและที่ผ่านมาของสถานะลอจิกและการเปลี่ยนผ่านเพื่อกำหนดสถานะตรรกะปัจจุบันการรู้เกี่ยวกับ Combinational Logic (CL), ชุดของกฎและการใช้งานของวงจรที่ขึ้นอยู่กับระดับตรรกะจริงเผยให้เห็นประเด็นสำคัญในตรรกะตามลำดับระดับตรรกะสำหรับการคำนวณแบบไบนารีมักจะอ้างถึงสูงหรือต่ำในตรรกะเชิงบวก 1 สูงและ 0 ต่ำวงจรลอจิกนั้นประกอบไปด้วยประตูที่อาจมีอินพุตหนึ่งอินพุตหรือมากกว่าและโดยปกติแล้วจะมีเอาต์พุตเพียงครั้งเดียว

เกต CL ง่าย ๆ เรียกว่าบัฟเฟอร์และอินเวอร์เตอร์หรือไม่เกทเอาต์พุตบัฟเฟอร์จะเหมือนกับอินพุตเสมอ แต่เอาต์พุตอินเวอร์เตอร์ไม่ใช่อินพุตเสมอประตูอื่น ๆ ที่ใช้ใน CL ได้แก่ Gate, Nand Gate และ NOR GATEและเกตเอาต์พุต 1 เฉพาะในกรณีที่อินพุตทั้งสองเป็น 1 เกต NAND และประตู NOR ตามลำดับคือเกทและเกตและเกตแต่ละอันมีอินเวอร์เตอร์ที่เอาต์พุต

ลอจิกตามลำดับใช้ latches ที่ล็อคระดับเอาต์พุตขึ้นอยู่กับระดับเอาต์พุตก่อนหน้าและระดับอินพุตปัจจุบันสลักมักจะถูกสร้างขึ้นโดยใช้ประตูพันธมิตรสองตัวซึ่งเป็นทั้งสอง NAND หรือหรือประตูประตูของสลักเหล่านี้หรือรองเท้าแตะถูกล็อคไว้ในหนึ่งในสองสถานะโดยเอาต์พุตประตูที่ถูกป้อนกลับไปที่อินพุตของประตูพันธมิตรโดยการเปลี่ยนระดับของอินพุตฟรีของประตูการกลับรายการของระดับตรรกะจะทำได้การวิเคราะห์ตรรกะตามลำดับเกี่ยวข้องกับการสังเกตระดับเอาต์พุตเริ่มต้นและสังเกตการเปลี่ยนแปลงระดับเอาต์พุตตามการเปลี่ยนแปลงระดับอินพุต

ในเคาน์เตอร์ไบนารีมีวงจรตรวจจับขอบในอินพุตนาฬิกาเคาน์เตอร์มักจะใช้การตรวจจับขอบบวกสำหรับการนับปกติตัวอย่างเช่นตัวนับ 8 บิตใช้สลัก 8 บิต

ลอจิกตามลำดับใช้ประโยชน์จากสลักบิต cascaded เพื่อสร้างตัวนับดิจิตอลแบบอะซิงโครนัส (async)เมื่อนิดหน่อยจากสลักที่มีความสำคัญน้อยกว่า (LSB) จะถูกสร้างขึ้นมาเพื่อนาฬิกายิ่งบิตที่สำคัญยิ่งขึ้น (MSB) มันเป็นที่รู้จักกันในชื่อตัวนับ asyncใน Async, latches นาฬิกากันในเวลาที่แตกต่างกันเล็กน้อยในขณะที่นาฬิกาตรรกะซิงโครนัส (ซิงค์) ทั้งหมด latches พร้อมกันตัวนับ async จะได้รับความล่าช้าของระลอกคลื่นสูงสุดเท่ากับการหน่วงเวลาของล็อคหนึ่งตัวคูณด้วยจำนวนบิตในเคาน์เตอร์ในการซิงค์ตรรกะบิตสลักในตัวนับดิจิตอลจะถูกโอเวอร์คล็อกพร้อมกันดังนั้นความล่าช้าของระลอกคลื่นทั้งหมดจะเท่ากับการหน่วงของล็อคหนึ่งครั้งสำหรับจำนวนบิตใด ๆ ในเคาน์เตอร์