Hvad er sekventiel logik?

Sekventiel logik (SL) i digital kredsløbsteori er det sæt regler og implementeringer af kredsløb, der er afhængige af de nuværende og tidligere begivenheder i logiske tilstande og overgange for at bestemme de nuværende logiske tilstande.Når man kender til kombinationslogik (CL), afslører sættet af regler og implementering af kredsløb, der er afhængige af de faktiske logikniveauer, de vigtigste punkter i sekventiel logik.Logiske niveauer til binær computing henviser normalt til høj eller lav.I positiv logik er 1 høj og 0 er lav.Logiske kredsløb består af porte, der kan have en eller flere input og normalt kun en output.

En simpel CL -port er kendt som bufferen og inverteren eller ikke gate.Bufferudgangen er altid den samme som input, men inverterudgangen er altid ikke input.Andre porte, der bruges i CL, inkluderer og Gate, Nand Gate og Nor Gate.OG -porten udsender kun 1, hvis begge input er 1. NAND -porten og Nor Gate er henholdsvis en og gate og en eller en eller gate, hver med en inverter ved output.

Sekventiel logik bruger låse, der låser udgangsniveauerneBaseret på tidligere outputniveauer og aktuelle inputniveauer.Linches er normalt bygget ved hjælp af to partnerporte, som enten er to NAND eller heller ikke porte.Portene til disse låse eller flip-flops er låst i en af to stater ved portudgange, der føres tilbage til indgangen til partnerporten.Ved at ændre niveauerne på de frie input fra portene opnås en vending af logisk niveau.Sekventiel logisk analyse involverer både at observere de indledende outputniveauer og observere ændringen i outputniveauer baseret på ændringen i inputniveauer.

I binære tællere er der kantdetekteringskredsløb i uretindgangen for hvert binært ciffer (bit) lås.Tællere bruger normalt en positiv kant detektering til normal tælling.For eksempel bruger en 8-bit-tæller 8-bit låse.

Sekventiel logik bruger kaskaderede bitlekker til at producere en asynkron (async) digital tæller.Når der er lidt fra den mindre signifikante bit (LSB) -lås til at åbne den mere betydningsfulde bit (MSB), er den kendt som en async-tæller.I async klokker hinanden hinanden på lidt forskellige tidspunkter, mens synkrone (synkronisering) logiske ure alle låser samtidigt.Async -tælleren vil lide en maksimal total krusningsforsinkelse svarende til en klokkeskærmforsinkelse ganget med antallet af bit i disken.I synkroniseringslogik klæber bit i en digital tæller samtidig, og den samlede rippelforsinkelse er således lig med en låse -rippelforsinkelse for et hvilket som helst antal bit i skranken.