순차적 논리는 무엇입니까?

digital 디지털 회로 이론의 순차적 논리 (SL)는 현재 논리 상태를 결정하기위한 논리 상태 및 전환의 현재 및 과거 사건에 의존하는 회로의 일련의 규칙과 구현이다.조합 논리 (CL)에 대해 알면 실제 논리 수준에 의존하는 일련의 규칙과 회로 구현은 순차적 논리의 핵심 사항을 보여줍니다.이진 컴퓨팅의 논리 레벨은 일반적으로 높거나 낮은 것을 나타냅니다.양의 논리에서는 1이 높고 0은 낮습니다.논리 회로는 하나 이상의 입력을 가질 수 있고 일반적으로 하나의 출력 만있는 게이트로 구성됩니다.버퍼 출력은 항상 입력과 동일하지만 인버터 출력은 항상 입력이 아닙니다.CL에 사용되는 다른 게이트에는 및 게이트, NAND 게이트 및 게이트가 포함됩니다.및 게이트 출력은 두 입력이 모두 1 인 경우에만 1 만 출력합니다. NAND 게이트와 게이트는 각각 AN 및 게이트 및 게이트이며 각각 출력에 인버터가 있습니다.

순차적 논리는 출력 레벨을 잠그는 래치를 사용합니다.이전 출력 레벨 및 현재 입력 수준을 기반으로합니다.걸쇠는 일반적으로 두 개의 NAND 또는 게이트 인 두 개의 파트너 게이트를 사용하여 구축됩니다.이 래치 또는 플립 플롭의 게이트는 파트너 게이트의 입력에 대한 게이트 출력에 의해 두 상태 중 하나에 잠겨 있습니다.게이트의 자유 입력에서 레벨을 변경함으로써 논리 레벨의 역전이 달성됩니다.순차적 논리 분석에는 초기 출력 수준을 관찰하고 입력 수준의 변화에 기초하여 출력 수준의 변화를 관찰하는 것이 포함됩니다.카운터는 일반적으로 정상적인 카운트 업을 위해 양의 에지 감지를 사용합니다.예를 들어, 8 비트 카운터는 8 비트 래치를 사용합니다.

순차적 논리는 계단식 비트 래치를 사용하여 비동기 (비동기) 디지털 카운터를 생성합니다.덜 중요하지 않은 비트 (LSB) 래치에서 비트가 더 중요한 비트 (MSB)를 클릭하기 위해 만들어지면 비동기 카운터라고합니다.비동기에서는 약간 다른 시간에 서로 래치를 클릭하는 반면 동기 (동기) 로직 시계는 동시에 래치를 시계로 시계합니다.비동기 카운터는 카운터의 비트 수를 곱한 1 개의 래치 잔물결 지연과 동일한 최대 총 리플 지연을 겪게됩니다.Sync Logic에서 디지털 카운터의 비트 래치는 동시에 시계로 클럭되므로 총 리플 지연은 카운터의 모든 비트에 대해 하나의 래치 리플 지연과 같습니다.