シーケンシャルロジックとは何ですか？

digitalデジタル回路理論のシーケンシャルロジック（SL）は、現在のロジック状態を決定するためにロジック状態と遷移の現在および過去のイベントに依存する回路のルールと実装のセットです。組み合わせロジック（CL）について知ること、実際のロジックレベルに依存する回路のルールのセットと実装は、順次ロジックの重要なポイントを明らかにします。バイナリコンピューティングのロジックレベルは、通常、高または低いものを指します。正の論理では、1は高く、0は低いです。ロジック回路は、1つ以上の入力があり、通常は1つの出力のみがある可能性のあるゲートで構成されています。バッファ出力は常に入力と同じですが、インバーター出力は常に入力ではありません。CLで使用される他のゲートには、ゲート、ナンドゲート、およびゲートも含まれます。両方の入力が1である場合にのみ、ゲートが出力します。NANDゲートとゲートは、それぞれ出力にインバーターを備えたANDおよびGATEとORゲートです。以前の出力レベルと現在の入力レベルに基づいています。ラッチは通常、2つのパートナーゲートを使用して構築されます。これは、2つのNANDまたはGATESのいずれかです。これらのラッチのゲート、またはフリップフロップは、パートナーゲートの入力に供給されるゲート出力によって2つの状態のいずれかにロックされています。ゲートの自由入力のレベルを変更することにより、論理レベルの逆転が達成されます。連続ロジック分析では、初期出力レベルを観察し、入力レベルの変化に基づいて出力レベルの変化を観察することの両方が含まれます。カウンターは通常、通常のカウントアップにはポジティブエッジ検出を使用します。たとえば、8ビットのカウンターは8ビットラッチを使用します。sequentialLogicは、カスケードビットラッチを使用して、非同期（非同期）デジタルカウンターを生成します。重要でないビット（LSB）ラッチから少し離れて、より重要なビット（MSB）をクロックするように作られている場合、それは非同期カウンターとして知られています。Asyncでは、ラッチはわずかに異なる時間に互いにクロックを記録しますが、同期（同期）ロジッククロックはすべて同時にラッチします。Asyncカウンターは、1つのラッチリップル遅延に等しい最大総リップル遅延に、カウンターのビット数を掛けたものになります。同期ロジックでは、デジタルカウンターのビットラッチが同時にクロックされるため、総リップル遅延は、カウンター内の任意の数のビットの1つのラッチリップル遅延に等しくなります。