Was ist eine sequentielle Logik?

Sequentielle Logik (SL) in der Theorie der digitalen Schaltung ist der Satz von Regeln und Implementierungen von Schaltungen, die auf den aktuellen und früheren Ereignissen von Logikzuständen und Übergängen beruhen, um die gegenwärtigen Logikzustände zu bestimmen.Wenn Sie über die Kombinationslogik (CL) wissen, zeigt die Regeln und die Implementierung von Schaltkreisen, die auf den tatsächlichen Logikstufen beruhen, die Schlüsselpunkte in der sequentiellen Logik.Logikniveaus für Binärcomputer beziehen sich normalerweise auf hohe oder niedrige.In der positiven Logik ist 1 hoch und 0 niedrig.Logikkreise bestehen aus Toren, die möglicherweise einen oder mehrere Eingänge und normalerweise nur einen Ausgang haben.

Ein einfaches CL -Tor wird als Puffer und Wechselrichter oder nicht Gate bezeichnet.Die Pufferausgabe ist immer der gleiche wie der Eingang, aber der Wechselrichterausgang ist immer nicht der Eingang.Andere Tore, die in CL verwendet werden, umfassen das und Tor, Nand Gate und Nor Gate.Das und Gate -Ausgang ist nur 1, wenn beide Eingänge 1. Das NAND -Gate und das Nortor sind jeweils ein und ein Gate und ein oder ein Gate, jeweils ein Wechselrichter am Ausgang.Basierend auf früheren Ausgangsniveaus und aktuellen Eingangsniveaus.Riegel werden normalerweise mit zwei Partnertoren gebaut, die entweder zwei NAND oder noch Tore sind.Die Tore dieser Riegel oder Flip-Flops sind von den Gate-Ausgängen, die an die Eingabe des Partnertors zurückgeführt werden, in einen von zwei Zuständen eingeschlossen.Durch Ändern der Ebenen der freien Eingänge der Gates wird eine Umkehrung des Logikpegels erreicht.Die sequentielle Logikanalyse umfasst sowohl die Beobachtung der anfänglichen Ausgangsniveaus als auch die Beobachtung der Änderung der Ausgangsniveaus basierend auf der Änderung der Eingangsniveaus.

In Binärzählern befindet sich die Takteingabe für jeden Bit -Latch (Bit).Zähler verwenden normalerweise eine positive Erkennung für normale Anzahl.Beispielsweise verwendet ein 8-Bit-Zähler 8-Bit-Riegel.

Sequentielle Logik verwendet kaskadierte Bitriegel, um einen asynchronen (Async) digitalen Zähler zu erzeugen.Wenn ein wenig vom Latch-Latch (LSB) weniger signifikant (MSB) eingelegt wird, wird es als asynchronen Zähler bezeichnet.In Async speichert sich gegenseitig zu leicht unterschiedlichen Zeiten, während synchron (Synchronisierung) Logik alle gleichzeitig Riegel.Der asynchrische Zähler erleidet eine maximale Verspätung der gesamten Ripple, die einer Verriegelungsverzögerung multipliziert mit der Anzahl der Bits im Zähler entspricht.In der Synchronisierungslogik werden die Bitriegel in einem digitalen Zähler gleichzeitig getaktet, so