Wat is sequentiële logica?

Sequentiële logica (SL) in de theorie van de digitale circuit is de set regels en implementaties van circuits die afhankelijk zijn van de huidige en eerdere gebeurtenissen van logische toestanden en overgangen om de huidige logische toestanden te bepalen.Op de hoogte van combinatielogica (CL), onthult de regels en implementatie van circuits die afhankelijk zijn van de werkelijke logische niveaus, de belangrijkste punten in sequentiële logica.Logische niveaus voor binair computing verwijzen meestal naar hoog of laag.In positieve logica is 1 hoog en is 0 laag.Logische circuits bestaan uit poorten die mogelijk een of meer ingangen hebben en meestal slechts één uitvoer.

Een eenvoudige CL -poort staat bekend als de buffer en de omvormer of niet poort.De bufferuitgang is altijd hetzelfde als de invoer, maar de omvormeruitgang is altijd niet de invoer.Andere poorten die in CL worden gebruikt, zijn de en poort, Nand Gate en Nor Gate.De en poort voert alleen een 1 uit als beide ingangen 1. De NAND -poort en NOR -poort zijn respectievelijk een en een poort en een of poort, elk met een omvormer aan de uitgang.

Sequentiële logica gebruikt vergrendelingen die de uitvoerniveaus vergrendelen die de uitgangsniveaus vergrendelengebaseerd op eerdere uitvoerniveaus en huidige ingangsniveaus.Vergrendeling worden meestal gebouwd met behulp van twee partnerpoorten, die twee NAND of NOR -poorten zijn.De poorten van deze vergrendelingen, of slippers, worden opgesloten in een van de twee staten door de poortuitgangen die worden teruggevoerd op de invoer van de partnerpoort.Door de niveaus op de vrije ingangen van de poorten te wijzigen, wordt een omkering van het logische niveau bereikt.Sequentiële logische analyse omvat zowel het observeren van de initiële uitgangsniveaus als het observeren van de verandering in uitgangsniveaus op basis van de verandering in ingangsniveaus.

In binaire tellers zijn er randdetectiecircuits in de klokinvoer voor elke binaire cijfer (bit) vergrendeling.Tellers gebruiken meestal een positieve detectatie voor normaal aantal.Een 8-bits teller gebruikt bijvoorbeeld 8-bit vergrendelingen.

Sequentiële logica maakt gebruik van cascade bit-vergrendeling om een asynchrone (async) digitale teller te produceren.Wanneer een beetje van de minder significante-bit (LSB) vergrendeling wordt gemaakt om de meer significante bit (MSB) te klokken, staat het bekend als een async-teller.In async klokken elkaar op iets verschillende tijden vergrendeld, terwijl synchrone (synchronisatie) logica alle vergrendelingen tegelijkertijd klokken.De async -teller zal een maximale totale rimpelvertraging lijden die gelijk is aan één latch rimpelvertraging vermenigvuldigd met het aantal bits in de balie.In Sync Logic worden de bitvergrendelingen in een digitale teller tegelijkertijd geklokt, dus de totale rimpelvertraging is gelijk aan één latch rimpelvertraging voor een willekeurig aantal bits in de teller.